19日本国特許庁(JP)

⑩特許出願公開

母公開特許公報(A) 平2-237038

©Int. CI. 5

H 01 L 21/336
21/76
27/092
27/112
29/784

ţ

識別記号 庁内整理番号

S

❸公開 平成2年(1990)9月19日

8422-5F

7638-5F

8624-5F

7735-5F

1 01 L 29/78 27/10

3 0 1 3 4 3 3 3 2 1 A

審査請求 未請求 請求項の数 1

27/08

女 1 (全3頁)

9発明の名称 半導体装置

②特 頭 平1-57292

❷出 顕 平1(1989)3月9日

⑩発 明 者 清 原 雅 男 東京都大田区中馬込1丁目3番6号 株式会社リコー内 ⑪出 顧 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

明 雄 1

1.発明の名跡

半導体装置

2.特許請求の範囲

チャネルストッパの注入又はウエルによって配 雄又はチャネル領域を形成して成る半導体装置。

3.発明の詳細な説明

[産業上の利用分野]

本発明はMOSデバイスなどに適用して好適な 半導体装置に関する。

[従来の技術]

MOSデバイスはデッド・コピー(DEAD COPY) されることがある。それは、顕微鏡を使用して、 その表面形状を複索・解析し、回路を読み取るこ とによって行われる。

かかるデッド・コピーを防止する技術として、 ROMの分野ではコア (CORE) ROM技術が知られている。これは、ドレイン及びソース形成技に 所定のMOSトランジスタのチャネル領域に不純 物をイオン注入し、この形定のMOSトランジス タのスレッショルド電圧を高め、これがトランジ スタとして機能しないようにし、データ(コード) の書き込みを行うとするものである。

確かに、このコアROM技術によれば、動作時におけるMOSトランジスクのオン、オフ状態は表面形状の観察・解析によっては知ることができない。したがって、デッド・コピーを有効に防止することができる。

[発明が解決しようとする課題]

しかしながら、かかるコアROM技術においては、データ書き込みのためのイオン注入工程が付加されることになり、その分、プロセスが復輩化し、価格の上昇を招くという問題点があった。

本発明は、かかる点にかんがみ、ROMに限らず、プロセスを複雑化させることなく、デッド・コピーの防止を図ることができるようにした半導体装置を提供することを目的とする。

【課題を解決するための手段】

本発明による半導体装置は、チャネルストッパ の注入又はウエルによって配線又はチャネル領域 形を示す平面図、第3回はpMOSトランジスタ 一個の接続状態を示す平面図、第4回はnMOSト ランジスタ間の接続状態を示す平面図、第5回は デアリーション型のnMOSトランジスタを示す 平面図である。

- 1、2…P*拡散配線 3…チャネルストッパ注入領域
- 4、5…N°核数配数
- 6 ··· N ウエル


•


- 7、8…pMOSトランジスタ
 - 15…チャネルストッパ注入領域
- 16、17…nMÒSトランジスタ
 - 24 ··· N ウエル
 - 25…デアリーション型の nMOSトランジスタ
 - 29 ··· N ウエル

出職人 株式会社 リ コ ー

第1図


第 2 図







第3図

第4因





第5図



BEST AVAILABLE COPY